模拟电路设计全流程EDA工具系统
华大九天模拟电路设计全流程EDA工具系统包括原理图编辑工具、版图编辑工具、电路仿真工具、物理验证工具、寄生参数提取工具和可靠性分析工具等，为用户提供了从电路到版图、从设计到验证的一站式完整解决方案。
原理图和版图编辑工具Empyrean Aether®搭建了一个高效便捷的模拟电路设计平台，它支持原理图编辑、版图编辑以及仿真集成环境，同时和电路仿真工具（Empyrean ALPS®），物理验证工具（Empyrean Argus®）、寄生参数提取工具 (Empyrean RCExplorer®) 以及功率器件可靠性分析工具（Empyrean Polas®）等无缝集成，为用户提供了完整、平滑、高效的一站式设计流程。
电路仿真工具Empyrean ALPS®基于高性能并行仿真算法，是大规模电路版图后仿真的理想选择。
异构仿真系统Empyrean ALPS-GT®基于CPU-GPU异构系统，进一步提升了版图后仿真效率，可帮助用户大幅缩减产品开发周期。
物理验证工具Empyrean Argus®支持主流设计规则，并通过特有的功能，帮助用户在定制化规则验证，错误定位与分析阶段提高验证质量和效率。
寄生参数提取工具Empyrean RCExplorer®支持对模拟电路设计进行晶体管级和单元级的后仿网表提取，同时提供了点到点寄生参数计算和时延分析功能，帮助用户全面分析寄生效应对设计的影响。
版图寄生参数分析工具Empyrean ADA®可广泛应用于模拟/模拟数字混合设计版图寄生参数分析场景，帮助模拟IC前端以及后端设计人员快速地定位由于寄生参数引起的问题。
功率器件可靠性分析工具Empyrean Polas®提供了专注于Power IC设计的多种产品性能分析模块，高效支持了Power器件可靠性分析等应用。
晶体管级电源完整性分析工具Empyrean Patron®聚焦于模拟芯片的电源完整性检查，可高效地提供精准、全面、可靠的 EM/IR 分析数据及多种 EM/IR 检查报告。
原理图和版图编辑工具
Empyrean Aether
原理图编辑工具Empyrean Aether® SE
Empyrean Aether® Schematic Editor (以下简称Empyrean Aether® SE) 是模拟电路、数模混合信号电路等全定制电路设计流程中前端原理图的设计编辑工具。工具能快速实现符号库和电路图的创建和编辑，具备便捷的操作和灵活的开放接口，帮助用户有效提升电路设计速度。
Empyrean Aether® SE工具提供友好的设计环境和灵活的工具设置界面，例如多视图窗口显示、自定义工具栏设置、快捷键设置以及丰富的设计命令等。
Empyrean Aether® SE提供EDIF、SPICE、Verilog等各种模拟、数字标准网表的导入导出接口。工具支持层次化的编辑功能方便用户进行复杂层次化电路设计。同时提供强大的电路规则实时检查 (Realtime ERC) 、继承连接 (Inherited Connection）和层次化线网追踪（Trace Net）等功能，在确保电路连接正确性的同时实现了更高的设计效率。
Empyrean Aether® SE提供混合信号设计仿真环境 (Empyrean Aether® MDE)，集成仿真工具（Empyrean ALPS® AS/MS）及波形查看工具（Empyrean iWave®），为混合信号、模拟及数字电路设计提供了完整高效的交互式前端设计流程，充分满足用户的电路以及仿真设计需求。
混合信号设计仿真平台 Empyrean Aether®MDE
Empyrean Aether® MDE是混合信号设计仿真平台，提供方便的接口，供用户设定options、激励、仿真类型、输出结果、分析Corner、结果后处理等。Empyrean Aether® MDE平台支持模拟电路以及数模混合电路分析。
数模混合设计平台Empyrean Aether® MDE和Empyrean Aether® SE之间有通信协议，MDE可以从SE中进行电路变量和电路Net信号的抓取，MDE也可以把仿真结果返标回SE。
Empyrean Aether® MDE提供便捷的多Corners设定和Model设定、参数设定等，界面规整。设定后具有Save和Reload Runset的功能，并且像参数设定、多Corner设定等，可以单独Save为文本，并可以单独Reload。Empyrean Aether® MDE可以在仿真结束后，直接根据协议调出结果Viewer工具，并且可以和Schematic以及结果Viewer工具进行互动，交互返标。
版图编辑工具Empyrean Aether® LE
随着技术和工艺发展，模拟电路设计规模日益增大，复杂性也随之增加。Empyrean Aether® Layout Editor（以下简称Empyrean Aether® LE）提供了全面的版图设计编辑环境，能让用户高效完成层次式大规模电路的版图设计。
Empyrean Aether® LE提供了友好的用户图形界面环境，用户可对图形界面的工具栏、浮动式视窗、下拉式菜单等进行配置，同时结合PDK提供自动化脚本命令，实现对版图的高效编辑和自动布图等功能，提高设计效率和产能。
Empyrean Aether® LE提供原理图驱动版图（Schematic-driven Layout，简称SDL）的设计流程，支持从原理图自动产生版图，主要包括以下功能：创建版图器件布局、创建版图器件端口之间的连接、创建版图线网连接等。版图设计支持ECO的方式，支持通过检查原理图和版图之间的差异自动更新版图信息。在SDL设计流程中，工具支持利用飞线来显示未完成连线的线网连接信息。
此外，Empyrean Aether® LE还提供了后端版图设计验证所需的集成环境。Empyrean Aether® LE和物理验证工具Empyrean Argus®无缝集成，支持对版图进行设计规则检查（DRC），支持从原理图产生CDL/SPICE的网表，进行原理图及版图一致性检查（LVS），以保证版图的正确性。
存储电路设计全流程EDA工具系统
存储电路设计的核心是全定制电路设计。华大九天针对存储电路设计特点新推出了存储电路全定制设计全流程EDA工具系统，包括存储电路原理图编辑工具、存储电路版图编辑工具、电路仿真工具、存储电路快速仿真工具、存储电路物理验证工具、存储电路寄生参数提取工具和存储电路可靠性分析工具等，为用户提供了从电路到版图、从设计到验证的一站式完整解决方案。
存储电路原理图和版图编辑工具Empyrean Aether®针对存储设计规模大、阵列单元重复率高的特点，开发了独特的阵列显示优化技术，极大提升了存储电路和版图的显示效率和精度。
存储电路快速仿真工具Empyrean ALPS® FS基于存储电路特点，采用了阵列数据结构及同态技术，支持海量元器件规模，特别是包含电源网络的全芯片存储器电路，解决了因存储设计规模大、结构复杂的特点，且由于工艺演进带来的大规模寄生电阻电容的影响，存储设计仿真验证成为存储设计瓶颈这一难题。
存储电路物理验证工具Empyrean Argus®中针对性地开发了重复阵列和重叠层次优化技术，相较传统的物理验证工具性能提升了2-3倍，有效地解决了大规模存储设计版图验证的效率瓶颈。
存储电路寄生参数提取工具Empyrean RCExplorer®针对存储设计工艺特征尺寸小、寄生效应复杂、存储单元大量重复等特点，支持对复杂器件结构下的寄生效应进行建模；同时改进了内部扫描线算法，结合多线程和多机并行模式，提升了重复存储单元场景的寄生提取效率。
存储电路晶体管级电源完整性分析工具Empyrean Patron®针对存储重复单元阵列的特点，采用重用共享技术，进行了性能和内存优化；同时具有快速导入EM/IR 分析结果能力，支持版图可视化反标功能，配置简洁易用，实现了存储电路 EM/IR 签核加速。
原理图和版图编辑工具
Empyrean Aether
原理图编辑工具Empyrean Aether® SE
Empyrean Aether® Schematic Editor (以下简称Empyrean Aether® SE) 是模拟电路、数模混合信号电路等全定制电路设计流程中前端原理图的设计编辑工具。工具能快速实现符号库和电路图的创建和编辑，具备便捷的操作和灵活的开放接口，帮助用户有效提升电路设计速度。
Empyrean Aether® SE工具提供友好的设计环境和灵活的工具设置界面，例如多视图窗口显示、自定义工具栏设置、快捷键设置以及丰富的设计命令等。
Empyrean Aether® SE提供EDIF、SPICE、Verilog等各种模拟、数字标准网表的导入导出接口。工具支持层次化的编辑功能方便用户进行复杂层次化电路设计。同时提供强大的电路规则实时检查 (Realtime ERC) 、继承连接 (Inherited Connection）和层次化线网追踪（Trace Net）等功能，在确保电路连接正确性的同时实现了更高的设计效率。
Empyrean Aether® SE提供混合信号设计仿真环境 (Empyrean Aether® MDE)，集成仿真工具（Empyrean ALPS® AS/MS）及波形查看工具（Empyrean iWave®），为混合信号、模拟及数字电路设计提供了完整高效的交互式前端设计流程，充分满足用户的电路以及仿真设计需求。
混合信号设计仿真平台 Empyrean Aether®MDE
Empyrean Aether® MDE是混合信号设计仿真平台，提供方便的接口，供用户设定options、激励、仿真类型、输出结果、分析Corner、结果后处理等。Empyrean Aether® MDE平台支持模拟电路以及数模混合电路分析。
数模混合设计平台Empyrean Aether® MDE和Empyrean Aether® SE之间有通信协议，MDE可以从SE中进行电路变量和电路Net信号的抓取，MDE也可以把仿真结果返标回SE。
Empyrean Aether® MDE提供便捷的多Corners设定和Model设定、参数设定等，界面规整。设定后具有Save和Reload Runset的功能，并且像参数设定、多Corner设定等，可以单独Save为文本，并可以单独Reload。Empyrean Aether® MDE可以在仿真结束后，直接根据协议调出结果Viewer工具，并且可以和Schematic以及结果Viewer工具进行互动，交互返标。
版图编辑工具Empyrean Aether® LE
随着技术和工艺发展，模拟电路设计规模日益增大，复杂性也随之增加。Empyrean Aether® Layout Editor（以下简称Empyrean Aether® LE）提供了全面的版图设计编辑环境，能让用户高效完成层次式大规模电路的版图设计。
Empyrean Aether® LE提供了友好的用户图形界面环境，用户可对图形界面的工具栏、浮动式视窗、下拉式菜单等进行配置，同时结合PDK提供自动化脚本命令，实现对版图的高效编辑和自动布图等功能，提高设计效率和产能。
Empyrean Aether® LE提供原理图驱动版图（Schematic-driven Layout，简称SDL）的设计流程，支持从原理图自动产生版图，主要包括以下功能：创建版图器件布局、创建版图器件端口之间的连接、创建版图线网连接等。版图设计支持ECO的方式，支持通过检查原理图和版图之间的差异自动更新版图信息。在SDL设计流程中，工具支持利用飞线来显示未完成连线的线网连接信息。
此外，Empyrean Aether® LE还提供了后端版图设计验证所需的集成环境。Empyrean Aether® LE和物理验证工具Empyrean Argus®无缝集成，支持对版图进行设计规则检查（DRC），支持从原理图产生CDL/SPICE的网表，进行原理图及版图一致性检查（LVS），以保证版图的正确性。
电路仿真工具
Empyrean ALPS
随着工艺的发展和设计复杂度的增加，电路规模越来越大，SPICE仿真工具遇到了前所未有的挑战。首先是仿真时间太长，许多设计要运行几天甚至几周的时间；其次是仿真容量巨大，已经超出了传统仿真工具的处理能力；再加上工艺角数目越来越多，无法得到全面、准确的验证，大大增加了设计风险。
市场上现有的后仿真工具不能满足业内的需求。一方面速度达不到要求，对一些后仿真电路需要几个星期甚至几个月的情形不在少数；另一方面，精度达不到要求，由于后仿真工具可能为了提升性能而采用了比较激进的约简技术，导致仿真结果不能被接受；最后是用户使用不方便，需要根据电路的类型设置不同的参数才能得到较好的速度和精度。
Empyrean ALPS®（Accurate Large capacity Parallel SPICE）是华大九天新近推出的高速高精度并行晶体管级电路仿真工具，支持数千万元器件的电路仿真和数模混合信号仿真，通过创新的智能矩阵求解算法和高效的并行技术，突破了电路仿真的性能和容量瓶颈，仿真速度相比其他电路仿真工具显著提升。
物理验证工具
Empyrean Argus
随着设计规模的急剧增加和工艺复杂度的不断提高，物理验证所需时间也不断增长，高效的物理验证方案必不可少。模拟、传感器、存储、射频等IC设计存在大量复杂图形和特殊结构，对物理验证工具的精度和性能提出了新的挑战。
Empyrean Argus®是新一代纳米级芯片层次化并行物理验证工具。该工具根据不同设计类型版图的特点，如存储，传感器等设计中的大规模重复单元阵列，通过高性能版图预处理技术，缩短了大规模版图设计的验证时间；针对模拟版图设计中的各种复杂图形，通过高精度扫描线技术，对各类复杂图形做高精度的检查及器件提取，显著提升了用户检查和分析版图设计错误的效率，缩短了产品的设计周期。Empyrean Argus®可无缝集成到模拟电路原理图版图编辑工具Empyrean Aether®、版图集成与分析工具Empyrean Skipper®以及RC提取工具Empyrean RCExplorer®，并通过易用的Debug功能帮助版图设计工程师快速定位版图设计错误，加速验证过程并缩短产品开发周期。
Empyrean Argus®提供的物理验证解决方案可以消除设计错误，降低设计成本和减少设计失败的风险。目前工具已广泛应用于多家设计公司和晶圆代工厂，为用户提供Signoff级别的验证服务，成功完成流片数十亿颗。
寄生参数提取工具
Empyrean RCExplorer
随着IC工艺发展，寄生效应对IC设计和Signoff签核都非常关键。寄生参数提取工具根据工艺参数设置对版图中的器件、单元和互连线的寄生电阻电容等参数进行计算，从而提取出包含寄生参数的电路网表，用于电路的各项性能分析和仿真。此外，可靠性相关的EM/IR问题依赖于寄生参数提取工具。同时，在FinFET工艺等更先进工艺条件下如何准确的评估寄生效应，这对寄生参数提取工具提出了新的挑战。
华大九天寄生参数提取工具Empyrean RCExplorer®提供了高效准确的Signoff阶段的寄生参数提取方案。工具支持全芯片晶体管级和单元级寄生参数提取，同时具备三维高精度提取和准三维快速提取两种模式。工具内置高精度的场求解器，一方面支撑三维高精度提取模式，另一方面为准三维快速提取模式创建高精度寄生模型，满足准三维快速提取模式的精度要求。工具通过计算高精度的寄生参数，可以帮助用户减少整体设计循环时间，并提高复杂电路的设计质量。
Empyrean RCExplorer®可集成于全定制设计平台Empyrean Aether®，并提供用于寄生参数反标和分析的Extracted View数据，更好地帮助用户进行前端和后端设计的调试和分析。同时，Empyrean RCExplorer®也紧密集成于模拟电路EM/IR分析工具Empyrean Patron®，提供可靠性分析所需要的后端寄生数据，保证了设计人员进行IR-drop/EM/Thermal等分析验证。
晶体管级电源完整性分析工具
Empyrean Patron
依据摩尔定律及后摩尔定律，工业界一直致力于在缩小芯片面积的同时增加内部器件数量，器件本身尺寸及连接方式变得越来越受限。随着FinFET和GAAFET结构技术的开发和应用，电迁移及电压降效应（EM/IR）对芯片设计带来的挑战变得无法忽视。
与此同时，先进节点制程相较于传统工艺对热效应的敏感性更强，由于金属连接线宽变小，电迁移效应所造成的影响也更加显著。为了保证电源完整性，对于电迁移效应和电流分配的检查也是必要的。
现在由于低功耗和高速数据处理的需求，低电压及超低电压设计较为流行。电源网络的寄生效应对于这类设计的影响很关键。压降分析（IR-drop）可以帮助设计用户检查电路各部分的实际应用电压是否满足设计需求。
随着物联网（IoT）及汽车电子应用方面的需求快速增长，传统节点工艺对于EM/IR分析的需求也随之增加。高操作电压域及严格的可靠性要求也带来了对于模拟芯片的EM/IR验证方面新的需求。
Empyrean Patron®聚焦于模拟芯片的电源完整性检查解决方案。集成电路设计用户可以通过该工具快速且高效的得到完整、精准、可靠的EM/IR分析数据及检查报告。
参考文献链接
https://www.empyrean.com.cn/
