联芯集成电路产品与方案

news/发布时间2024/5/20 21:04:11

联芯集成电路产品与方案

逻辑制程解决方案

逻辑 / 混合信号 / 射频技术是数字电视、蓝牙、Wi-Fi、图像处理器，射频收发器等众多应用中最常用的晶圆专工解决方案。联电为不同的数据处理、混合信号及射频组件技术建立了广泛的跨代技术，也同时为建立专业技术平台奠定了坚实的基础。

从晶圆专工厂的角度来看，逻辑 / 混合信号 / 射频技术为主要的潜在市场。联芯依托联电集团的工艺技术並已在十二吋制造技术上开发了先进的低功耗和射频技术，以满足 AIoT 时代在数据处理、连接、通信、扫描和传感应用的需求。

22纳米

超低功耗 (ULP) 与超低漏电 (ULL) 制程方案

联芯22纳米工艺依托于联电集团的22纳米工艺技术。联电的22纳米制程，是基于联电的28纳米制程技术作性能的提升，目前已量产。22纳米超级集组合技术将超低功耗 (ULP) 与超低漏电 (ULL) 两种制程方案建立在同一个平台上，其所需光罩数量与28纳米相同且设计规则与 28纳米制程技术兼容，在提升芯片效能的同时无须增加制程的复杂度。芯片设计者可以放心地使用联电的22纳米设计指南来获得芯片在面积与效能上的利益。

22纳米制程平台具有对市场上各种半导体应用的基本IP支持，包括消费电子产品，如机顶盒、数字电视、显示器、电源或对漏电敏感的 IoT 芯片 (具有蓝牙或 WiFi) ，同时更适用于需要延长电池寿命的可穿戴设备。

22纳米制程技术源自于公司的28纳米制程并具有更好的性能表现。与28纳米HKMG制程相比，具有将芯片面积减少10％的优势，同时具有更高的功率效能比和增强的RF性能。在相同的速度下Iddq可减少30%，或者在相同的Iddq下速度可增加10%。此外22纳米制程添加了可选组件，为单芯片系统(SoC)设计提供更灵活的模拟设计环境。

22纳米超级集组合技术将ULP和ULL两种制程方案建立在同一个平台上。这项技术可以支持1.0V至0.6V的电压，从而帮助客户可以同时享有SoC设计中这两种技术的优势。

28纳米

驱动价值与性能的28纳米技术

联芯28纳米工艺采用崭新的应力技术 (SMT, t-CESL, c-CESL) 与嵌入式 SiGe，以强化电子迁移率的表现，专为需要高效能与低功耗之应用产品所开发。目前已采用28HLP SiON 与 28HPM/HPCu/HPCu+ HK/MG工艺量产多家客户产品。联芯现正积极扩增28纳米产能，以满足客户对此广受欢迎工艺的高度需求。

28HLP - 采用强化的SiON技术

联芯高效能低功耗 (HLP) 工艺为40纳米平顺的工艺移转途径，具备了便于设计采用，加速上市时程，以及优异的效能／成本比。针对有高速要求的客户应用产品，此制程提供了大幅提升的效能与功耗，速度可较业界其它晶圆专工厂提供的28nm SiON制程提升10%。

28HPM/HPCu/HPCu+ - 采用高介电系数／金属闸极堆栈技术

联芯28HPM/HPCu/HPCu+ 技术广泛支持各种组件选项，以提升弹性及符合效能需求，同时瞄准多样的产品系列，例如应用产品处理器、手机基频、WLAN、平板计算机、FPGA 及网通IC等。具备高介电系数／金属闸极堆栈及丰富的组件电压选项、内存字节及降频／超频功能，有助于系统单芯片设计公司推出效能及电池寿命屡创新高的产品。

应用广泛的28纳米技术

联芯丰富的28纳米技术平台及双工艺方法，可精准满足市场上所有主要应用产品的需求。

40纳米

40纳米工艺技术

联芯依托联电集团的40纳米工艺技术。联电集团是领先全球提供40纳米技术的晶圆专工厂，自2008年起已采用此先进工艺产出客户产品。联电集团40纳米低功耗 (40LP)平台，可因应各种不同应用产品的设计需求，由弹性的设计平台开始，客户可选择适合其特定应用产品的工艺组件选项，例如高效能、低功耗晶体管。

联电集团的 40纳米技术由弹性的设计平台开始，客户可选择适合其特定应用产品的工艺组件选项，例如高效能、低功耗晶体管。

Device Offerings		40LP
Vdd (V)		1.1
Core Vt	Ultra Low	V
	Low	V
	Regular	V
	High	V
	Super High
IO	1.8V	V
	2.5UD1.8V	V
	2.5V	V
	2.5OD3.3V	V
	3.3V
SRAM	Ultra High Density	0.213
	High Density	0.242
	High Current	0.303
	Dual Port	0.477

特殊制程解决方案

随着 AIoT、5G、边缘运算和自驾车市场的起飞，芯片设计人员迎来了前所未有的需求与商机，并预期将随着市场的发展而为大众的日常生活带来显着的改变。于此，联华电子专注于提供各种特殊制程的开发和完整的解决方案，以协助设计公司完成各种芯片的开发，并得以快速地加入以享受市场高速的成长。

联华电子的特殊制程解决方案包含有嵌入式非挥发性内存、RFSOI、 CIS、微机电、高压制程以及BCD制程等等。除此之外，开放的合作模式与客制化的弹性可进一步为我们的客户提供最佳的解决方案，期能增加客户产品的竞争力。

联芯特殊制程解决方案则有嵌入式非挥发性内存以及高压制程制程。

eHV 嵌入式高压解决方案

联芯提供了晶圆专工业界涵盖广泛的嵌入式高压解决方案(50nm/40nm/28nm eHV)，以因应各种不同液晶显示器尺寸及分辨率，以及其他类型显示器或非显示器相关产品的需求。

在移动显示器驱动器芯片(DDI)解决方案部分，包含了移动通讯市场广泛采用的CSTN、TFT与OLED显示器的单芯片组件。联芯eHV解决方案，在低功耗层级提供了尖端工艺技术、组件，与必备的硅智财。

随着移动通讯组件朝窄边框与无边框发展的趋势，联芯eHV制程致力缩小尺寸限制，以协助客户优化其SDDI竞争力并掌握市场契机。联芯除了成熟的55纳米和40纳米嵌入式高压工艺，针对高端面板厂和显示驱动芯片设计公司的不同需求，进一步提供基于28纳米HKMG的嵌入式高压工艺技术平台（20V和27V）。与中端显示屏的40纳米嵌入式高压技术相比，在大幅提高效能的同时，进一步减少芯片面积，实现最佳性价比的工艺技术方案，满足高端显示驱动芯片更高的技术需求：全屏、省电、高速画质等等。为显示驱动芯片设计公司提供符合业界需求之高端显示驱动解决方案, 提高市场竞争力，进一步提高国内的高端显示驱动芯片市场份额。联芯28纳米高压工艺从2022年已进入大规模量产，良率稳定，在业界处于领先地位。

eNVM 嵌入式非挥发性内存解决方案

联芯eNVM解决方案，包含eFlash、OTP与eFuse，以因应不同应用产品的需求。除了全方位的eNVM解决方案之外，为了多元化的应用产品与特殊客户需求，在12吋晶圆生产并提供具业界竞争力的SSTeNVM组件。

新世代的消费性产品面临挑战，主要在于要迎合更少量多样的产品需求。嵌入式非挥发性内存则可顺应此趋势，透过更新韧体的方式，运用于不同应用产品之中。对于高覆写次数的应用产品，像是智能卡、SIM卡及微处理器而言，eFlash是合适的解决方案。而中低覆写次数或内存密度的应用产品及需要一次性编程的应用产品，则建议用eOTP或eFuse技术。

eNVM嵌入式非挥发性闪存解决方案适用于广泛应用产品

物联网世代

物联网（IOT）系将日常电子用品与既有的网络基础设施链接在一起，透过各种协议、领域和应用，提供用户整合、信息及便利的新境界。物联网被公认为是后移动时代的下一个杀手级应用，包含广泛的各种电子设备，像是智能手表、智能健身手环等穿戴式应用、心脏监测植入等医疗应用、智能家居等居家安全应用、汽车内建传感器，或城市管理人员操作设备中的传感器，可协助消防员搜救等。每种不同的应用产品皆需要特定之专门技术。

IoT Applications & Key Technologies

物联网技术解决方案

当今物联网设计所面临的问题，受限于仅能采用现有的制式技术, 而这些技术解决方案并没有针对物联网/穿戴装置市场需求进行过优化。联电集团已统整出物联网装置的共同特征：采用MCU/ AP处理数据、eNVM储存预先定义的程序代码和无线连接来进行数据传送。此外，大多数物联网产品都会选择超低功耗制程，以延长其电池续航力。

为满足物联网设计的上述需求，联电集团已建立了业界强大的物联网专用平台解决方案，。我们的特殊制程，非常适合对功耗敏感的智能型应用、具各种嵌入式非挥发内存选项，和RFCMOS尖端技术，可使应用产品在低功耗环境中，保持“持续连结”状态。此外，除了具备较低的供应电压与漏电流，以实现更长的电池续航力外，联电集团非挥发内存选项提供更多弹性，协助客户产品进入成本敏感度高或重视效能的市场。联电集团还提供超低功耗（uLP）制程，具有极低的漏电设计，适用于各种混合的制程技术。

物联网芯片设计公司可充分采用联电集团低功耗技术为基础，为业界先创的物联网整合式平台。由于物联网产品包罗万象，其要求更是具高度差异化、专业化，因此联电集团将不同制程方案整合至此客制化平台，以满足不同客户产品的特定需求。

联芯，您的物联网理想合作伙伴

联芯基于联电集团提供之物联网平台，与客户紧密合作，确保并落实客户产品制程技术升级，同时有效并安全地管理客户设计的稳健性。

• 为客户提供一站式服务解决方案，缩短产品上市时间。
• 藉由创新融合的制程，实现客户产品的特点和功能。
• 联电集团的微机电技术服务，可将CMOS 和MEMS进行整合加入感应式的装置之中。
• 联电集团优异的超低功耗(uLP)硅智财组合，可确保客户设计能以更低的工作电压运作，并提供IC设计后段工程之自动布局及配线(APR)服务，以推动芯片设计的成功。

Complete Solutions to Enable IoT Design

UMC AUTO^SM

联芯预计于2018年第一季度完成符合汽车专属认证IATF-16949,同时成为联电集团晶圆厂皆符合IATF-16949 车用严格质量管理标准的生产线作的又一强有力后盾。目前联芯正在紧锣密鼓的导入40nm和28nm相关车用产品, 并且加紧完成符合车用产品可靠性测试。

UMC Auto 设计启用套件

UMC Auto IC 优势

联电集团针对汽车 IC 制造提供特别的竞争优势。我们在制造各种车用 IC 领域已累积多年经验，而这些车用 IC 可见于数十家世界知名的汽车制造商，包括适用于多种汽车应用的模拟 PMIC、LCD 显示驱动器及 CIS 产品。我们现在也生产车用系统的各种关键电子组件，包括先进驾驶辅助系统(ADAS)、安全系统、车体控制系统、信息娱乐系统及引擎下的 IC。这些技术以健全的汽车制程为后盾，进而获得车用 IC 质量、稳定度、生产及安全等多样严格认证，包括：

- AEC-Q100 车用可靠性测试标准
- IATF-16949 汽车产业质量管理系统认证
- ISO 22301 企业永续营运管理系统认证（晶圆专工）
- AEC-Q100 Grade 0 车用可靠性测试标准
- ISO 15408 EAL6 信息安全产品制造认证（晶圆专工）

安全优势

联电集团符合汽车产业严格的质量及稳定度标准，并且重视产品安全要求。联电集团是全台第一家提供符合 ISO 15408 共同标准之 IC 制造服务的晶圆专工公司，目前全球仅有 1% 的公司及产品通过 ISO 15408 EAL6 以上认证，而联电集团正处于此优秀的 1%制造供货商之一。此安全认证代表联电集团能在制程中提供严密的安全防护，刚好符合需要高安全敏感应用的多数芯片产品。

UMC Auto – 车用 IC 制造晶圆专工公司，让您安心托付

联电集团拥有各种汽车应用的广泛经验、严苛标准，以及无与伦比的质量、稳定度、制造零瑕疵及信息安全产品制造认证，并承诺与汽车产业长期合作，为车用 IC 公司带来竞争优势。

光罩服务

凭借着优异可靠的晶圆制程能力与无微不至的客户服务，联电集团向来以协助客户取得产品成功而自豪。面对来自晶圆专工客户的光罩需求，联电集团已备妥了客户导向的解决方案；利用高效率的tape-out流程并搭配全球光罩领导厂商的先进技术，每位客户均能享有完善的光罩服务。

光罩品质与交期

提供客户高水平的光罩质量与回厂效率被联电集团视为首要天职。为了达成使命,所有的光罩供货商皆以仔细规划的流程予以严谨认证；在坦诚交流的伙伴关系下，联电集团与供货商紧密合作以确保光罩质量与准确交期。光罩进厂后，均一律储存于严密监控的环境下隔绝外界污染，以免影响质量；除此之外，联电集团也定期对储存光罩实施检查，以保障良好的使用寿命。

创新

在光罩技术上，为了协助客户实现首批晶圆即能成功量产的理念，联电集团利用最新的分辨率增强技术(Resolution Enhancement Techniques) 开发了一系列已完成晶圆验证的解决方案。透过持续不断的研究创新与多样化产品的生产经验，让联电集团得以协助客户在紧凑的tape-out时程与有限的光罩预算内顺利推出产品。

知识产权保护与光罩数据处理

联电集团誓言保护所有客户的知识产权并订定了相关安全政策；光罩数据处理的任一个环节均建构在层层防护机制下以根本保护客户的知识产权。在数据处理的效率上，透过联电集团持续不断的软硬件投资，我们有足够的能力协助客户在最短的时间内将最复杂的设计投入市场。

光罩状态追踪

为了让客户能实时掌握光罩状态，联电集团提供了信息整合平台(My UMC) 以满足这方面的需求。 “My UMC”平台透过B2B电子商务系统直接由供货商取得实时光罩信息，因此每位客户均能透过此平台在任何想要的时间与地点透过网络追踪光罩的最新动态。

多项目晶圆服务

硅验证

提早将您的原型设计通过硅验证，是将您的产品抢在竞争者之前上市的关键。然而，针对现今的尖端工艺技术进行晶圆测试可能会非常昂贵。联电集团的多项目晶圆服务提供具成本效益的方法在联电集团工艺上验证您的设计、原型与IP，可在同一片测试晶圆上区隔出不同的芯片区块，让不同的客户可以分担整个光罩的成本，降低每位客户所需负担的单位成本。

2024 多项目晶圆服务

2024 Shuttle Plan

Technology

Jan

Feb

Mar

Apr

May

Jun

Jul

Aug

Sep

Oct

Nov

Dec

28nm

40nm

55/65nm

备注：
1. 打勾 (V) 记号者代表若硅晶方销售达到最基础数量，硅梭即会定期运转。除此以外，联电集团将会视情况调整硅梭运转的时间表。
2. 请联络联电集团业务代表，以获得详细的硅梭运转讯息。

IP与设计法则

联电集团与主要的设计单元数据库厂商合作，为联电集团客户的芯片设计提供一系列的标准单元与I/O设计单元数据库。由于最前端的设计套件以近乎免费的方式提供，因此联电集团的客户可以根据自己的需求便利地选择最适合的设计单元数据库，无须考虑成本的限制。这项安排确保芯片设计流程的效率与上市时间的速度。

随着IP成为现今系统单芯片不可或缺的资源，联电集团透过内部自行研发或是与外部厂商合作的方式，提供众多可携式与成本最佳化的基础系统单芯片设计区块及更复杂的IP。联电集团提供的IP均通过可靠性、可重复使用性与成本最佳化，并且与联电集团工艺技术相关。

透过提供客户配合联电集团先进工艺技术（从成熟工艺到尖端工艺）设计执行的综合免费设计单元数据库，联电集团彻底改革了晶圆专工产业。

IP 目录

藉由提供便利的管道获取外部厂商的IP区块以进一步整合至客户设计中，联电集团协助设计公司与系统开发厂商克服系统单芯片与上市时间的障碍。

设计验证

联电集团的客户可以取得支持电子设计自动化完整的DRC / LVS / LPE指令档案。透过事先设置的账号及密码，客户便可以通过我们网站的 MyUMC 入口取得这些档案。联电集团同时也提供DRC签核支持以验证客户的新数据库。

可制造性导向设计

联电集团在可制造性导向设计(DFM)上的努力，强化了我们对客户的设计支持，并可协助提高首次试产的成功率，而这对加速产品上市时间以及降低总体成本是非常关键的。联电集团与电子设计自动化伙伴携手，就产品设计与制造上进行密切合作，我们的可制造性导向设计解决方案可帮助客户提升良率，加速周转时间并且降低风险与不确定性。

晶圆专工设计套件

混合信号／射频晶圆专工设计套件（FDK）

晶圆专工设计套件为IC设计公司提供自动化的设计环境，消除不必要的人为操作工作并确保设计定案成功。

混合信号／射频完整设计流程

联电集团不同制程的混合信号／射频完整设计流程涵盖射频IC研发的前端与后端，提供方法整合电路层面的设计与仿真、电路布局、布局验证与精确的射频组件模型。在前端流程，联电集团的混合信号／射频制程的基础组件在一般设计环境与模拟工具上执行，而在后端流程则涵盖参数化单元（PCell），其中包括图像导向的布局，得以提供自动化与完整的设计流程。同时设计流程中也提供Callback功能以减少数据输入。透过这个流程，设计公司可以增加生产力并且降低错误的风险。

在前端，联电集团的混合信号／射频制程的基本组成部分，在一般的设计环境与模拟工具下执行。
后端包括参数化单元（ PCell处理），其中包括原理图驱动布局，提供自动和完整的设计流程。
设计流程中亦提供回调函数，以减少数据输入。

虚拟电感器设计单元数据库（ VIL ）

联电集团与电子设计自动化工具厂商合作，提供业界第一个以全波模拟为基础的参数化螺旋型电感器设计套件－虚拟电感器设计单元数据库（Virtual Inductor Library, VIL）。VIL能让射频互补金氧半导体的设计公司创造及模拟与联电集团制程兼容的客制电感器制程。VIL建立在联电集团电磁设计法则（ElectroMagnetic Design Methodology, EMDM）之上，能让工程师轻易且精确地创造任何射频架构。EMDM让设计公司只需透过编辑直径、转圈数、宽度与线迹间距等参数，便能有更多弹性得以创新新的几何模式。除了虚拟电感器设计单元数据库（VIL），联电集团同时还提供虚拟电容器设计单元数据库（Virtual Capacitor Library, VCL）与虚拟变压器设计单元数据库（Virtual Transformer, VTL）。

最佳电感搜索库（OIF）

此外，联电集团在晶圆专工套件中也提供最佳电感搜索器Optimum Inductor Finder（OIF）、优化电容搜索器 Optimized Capacitor Finder （OCF）与优化的变压器搜索器 Optimized Transformer Finder（OTF）。OIF让设计公司能快速精确地获取大量针对联电集团制程校准的电感器设计单元数据库。OIF同时也让用户透过易使用的软件，几个简单的步骤就能执行电感器优化。客户可以定义想要的电感值，并在质量因子与面积间求取平衡。OIF会以最短的时间，从电感器设计数据库中选择一个最符合规格的设计。

设计法则手册

保密合约（ NDA ）签订后可获得以下设计法则手册。接获密码后，可经由在线服务入口MyUMC进入技术数据服务区（ TDS ）下载这些手册。

联电集团制程技术设计法则手册包括：

电路设计规则
电路布线规则
SPICE模型
光罩制作

参考设计流程
为因应目前回路设计公司所面临深次微米设计的挑战，联电集团的参考设计流程提供客户通过硅验证的电子设计自动化设计方法，可以通过增加可制造性减少量产时所需的时间。联电集团的参考设计流程整合了电子设计自动化厂商的基线设计流程，来解决时序收敛，信号整合，耗电及针对可生产性之设计等问题，并且采用建立在硅验证工艺设计单元数据库上的层次结构设计方法。联电集团的参考设计流程涵盖了从电路图／缓存器转移层编码到GDS-II世代工艺，并且支持Cadence，Magma以及Synopsys的电子设计自动化工具
提供客户的主要益处
联电集团的参考设计流程在客户于设计流程中使用设计单元数据库，PDK／晶圆专工设计套件（FDK）或是其它工具前，就已经将任何有关设计单元数据库、技术、工具以及流程的问题减到最小或是完全排除，并且正确预测他们晶圆的实际性能。简短来说，我们的参考设计流程大大的缩短了：
●试产时间
●上市时间
●量产时间